德国巨头栽在中国！英飞凌 CoolGaN 被判全国禁售，上海慕尼黑电子展开幕当天当场撤展

2026 年 7 月 1 日上海慕尼黑电子展开幕当天，英飞凌展台上一批 CoolGaN 器件被撤了下去——被中国法院判了侵权、禁售，英诺赛科的人在现场认出来叫停的。苏州中院 5 月 27 日判侵权、赔 1000 万，最高法 6 月 12 日维持禁令。撑起这个判决的，是英诺赛科的两件发明专利：CN117476762B 和 CN115663025B。

我们做编码器、做磁传感器的，平时跟 GaN 功率器件不打照面——它是电源、电机驱动那头的东西。但这两件专利卡的技术点其实不难懂，只是需要先把 GaN 功率器件是个什么东西、难在哪讲清楚。讲透了，你自然就明白英飞凌这样的巨头为什么会被摁住。

这篇会先花点篇幅补背景，再进专利。不着急。

PART 01GaN 凭什么值得两家巨头打专利战

我们熟悉的芯片，绝大多数是硅的。硅便宜、成熟、好加工，但在"功率"这件事上，硅快到头了。

功率器件干的活，是把电"开"和"关"——电源整流斩波、电机驱动通断绕组、快充变换电压。衡量一颗功率管好不好，就三件事：能扛多高电压（耐压）、导通时电阻多小（导通损耗）、开关多快（开关损耗）。这三样在硅上互相打架——想耐压高就得把漂移区做厚，导通电阻立马涨；想开关快，硅又跟不上。

GaN（氮化镓）是"宽禁带半导体"。和硅的差距，几个数感受一下：

· 禁带宽度：GaN 约 3.4 eV，硅约 1.1 eV，差三倍——能扛更高温度和电场不"漏"。

· 击穿场强：GaN 约是硅的十倍——同样耐压，漂移区能做薄得多，导通电阻低。

· 电子跑得快：迁移率和饱和速度都高，开关频率能往上拉一个数量级。

翻成人话：同样耐压下，GaN 器件能做得更小、导通电阻更低、开关更快、损耗更小。你手机那个小一圈还不怎么发热的氮化镓快充头就是它；数据中心服务器电源、光伏逆变器、电动车往 800V 架构切换，都在往 GaN 上走。几百亿的增量市场——巨头为它打专利战，不奇怪。

PART 02GaN 怎么导电：2DEG，和它天生"常开"的麻烦

这里是理解后面专利的关键，慢一点讲。

硅器件导电靠掺杂。GaN 功率管主流不是——它靠异质结：在一层 GaN 上盖一层 AlGaN（铝镓氮），两种材料极化特性不同，一叠在一起，界面处自发产生强极化电场，把电子吸到界面 GaN 那侧，聚成薄薄一层、浓度极高的电子——这层叫 二维电子气（2DEG）。

2DEG 两个好处：不用掺杂就天然存在、浓度高；被约束在极薄一层里，电子跑起来几乎不受杂质散射、迁移率极高。沟道导电就靠它——这是 GaN HEMT 导通电阻低、开关快的根子。

但麻烦也在这：2DEG 本征就存在，栅极不加电这层电子也在，沟道也是通的——GaN HEMT 天生"常开"（耗尽型）。

对功率电路，常开是大忌：上电瞬间、驱动没起来、驱动芯片挂了——只要栅极没被主动拉住，管子就是通的，轻则短路重则烧板。功率管必须常关（增强型）：栅极不加电默认断开。

怎么把天生常开的 GaN 做成常关？主流是 p-GaN 栅：在栅极正下方压一块 P 型 GaN，把它正下方那段 2DEG"顶掉"，栅极不加电时栅底下那段沟道就是断的——成了常关。要导通就给栅加正压，把 2DEG 拉回来。

记住这块 p-GaN 栅和它上面的结构——第一件专利就在这儿做文章。

PART 03GaN 管子难在哪：三个绕不过去的坑

坑一：栅极泄漏 和 导通电阻，一对冤家。

p-GaN 栅这套结构，栅极漏电要压住，同时又不能把 2DEG 弄稀（2DEG 一降导通电阻就涨）。这两件事经常互相拆台——你为压栅漏做的动作，往往顺手把 2DEG 也压低了。

坑二：动态导通电阻 / 电流崩塌。

表面和缓冲层有缺陷陷阱，关态高压下俘获电子，切到开态一时放不出来，像在沟道上方挂了片"虚拟栅极"，把 2DEG 局部耗尽——刚开通那阵导通电阻比静态高一截。压制它靠器件表面那层钝化层。

坑三：高压下电场集中，把器件提前击穿。

高压主要压在栅漏之间，电场要是全堆在栅极边缘一个点，那点先到击穿场强、先崩——标称能扛 650V，可能到 400V 那尖点就先击穿。工程上加场板（field plate）把电场摊开，但场板形状没做好反而会制造新的尖峰。

（背景补一句：GaN 功率管现在主流长在硅衬底上——GaN-on-Si，用便宜的 8/12 英寸硅片、复用硅产线，成本才压得下来。但 GaN 和硅晶格失配大、热胀冷缩不一样，外延层天生带高密度位错和应力、衬底还翘。这些缺陷，正是坑二那些陷阱的来源之一。）

坑一、坑三，分别对应下面两件专利；坑二的钝化层，也和第一件缠在一起。现在可以看专利了。

PART 04 · 专利一 CN117476762B同一层钝化膜，栅极边上厚、漂移区薄

先看它的器件剖面（专利图1、图2）。

CN117476762B 专利附图（图1 / 图2）

从下往上数：衬底（10）、缓冲/过渡层（20）、GaN 沟道层（30）、AlGaN 势垒层（32）、栅极下面那块 P 型 GaN（40）、栅极（50）、最上面盖着的钝化层（60）。就是上一节那套 p-GaN 常关结构——AlGaN(32)/GaN(30) 界面聚出 2DEG 当沟道，栅下压 P 型 GaN(40) 做成常关。

问题出在最上面那层钝化层（60）。栅极做完盖钝化层，护表面、压表面态（对付坑二）。可这层膜一盖，会同时干两件互相打架的事，正是坑一：

· 盖在栅漏之间漂移区上，膜越厚，越把下面 2DEG 浓度压低——2DEG 一稀，导通电阻涨；

· 裹在栅极侧壁那圈，膜越薄，栅极越容易漏电。

一层厚度均匀的钝化膜，只能在"低导通电阻"和"低栅极泄漏"里挑一个、认掉另一个。

英诺赛科的做法，是把同一层钝化膜做成厚薄不均。对着图1看：紧贴栅极(50)侧壁那圈是"第一侧壁区"（标 61），做厚，把栅极泄漏摁住；栅漏之间漂移区那段是"第一漂移区"（标 62），做薄，把 2DEG 浓度保住。权利要求把两块的厚度比值卡在 0.9～2。

图1 里 61 那圈明显比 62 厚一截，不是画歪了，是特意做出来的厚度差。一层膜，厚一块薄一块，把本来只能二选一的两个指标同时兜住。

图2 是进阶版：钝化层上面再加一层"应力增强层"（70，AlN 或 Al₂O₃），靠应力进一步顶高 2DEG。这层也做成侧壁厚、漂移区薄，第二侧壁区（71）和第二漂移区（72）厚度比卡在 1.1～3.0。它没换材料，换的是同一层膜在不同位置的厚度分布。

PART 05 · 专利二 CN115663025B把场板底部的尖角，磨成圆角

第二件咬的是坑三——耐压和电场集中。看它的场板结构（专利图4）：

CN115663025B 专利附图（图4）：50C 场板，502C 底部圆角

图里 50C 就是场板，搭在栅漏之间、帮着把高压电场摊开。但场板有个自己的坑：轮廓要是太尖锐，电场就在尖角处顶出一个峰值——电场一旦局部堆高，器件还没到设计耐压，那尖点就先击穿了。器件越做越小，场板边缘越挤，尖峰越要命。

英诺赛科的解法，图4 那个箭头（502C）指得很清楚：在单场板最底部、相对两端各做一个圆角，再配上多级、不同高度的横向延伸，把场板做成带圆角的阶梯。尖角磨成圆弧后，原来顶得很高的电场尖峰被摊成平缓曲线，击穿电压就上去了。

借个直觉：高压设备的金属件为什么都要倒角、忌讳尖端？因为尖端放电——电场天然往尖角上聚。场板这个圆角，治的是同一个物理毛病，只是尺度小到了器件内部。

真正见工艺功夫的是圆角怎么做出来。权利要求写的是三步刻蚀：干法刻蚀 → 湿法刻蚀 → 干法刻蚀。干法方向性强、刻得直，先开大轮廓；中间插一道湿法，利用它"横向也会侵蚀"的特性，把开口位置从侧面啃掉一圈，正好啃出底部圆角凹陷；再一道干法收尾。要一个几何圆角，用干-湿-干的顺序精确做出来，还不至于把别处刻伤。问题（电场尖峰）和解法（圆角＋三步刻蚀）咬得很紧，没虚的。

PART 06英飞凌想把这两件专利无效掉，没打动

侵权官司一打，英飞凌第一步是常规操作：对这两件专利提无效宣告，想先掀翻对方的专利基础——你专利要是被判无效，侵权就无从谈起。

没掀动。2025 年 11 月 19 日，国家知识产权局无效审查决定：CN117476762B 维持全部有效，CN115663025B 维持部分有效。2026 年 4 月 24 日，北京知识产权法院一审又全面维持，判决里写英诺赛科的器件结构设计和制造工艺具有显著技术进步、不属于现有技术。

为什么无效打不动，看这两件卡的东西就明白：一件卡到"侧壁区/漂移区厚度比 0.9～2"，一件卡到"场板底部圆角＋干-湿-干三步刻蚀"。这些不是"一种 GaN 功率器件"那种大而空的结构主张，而是具体到膜厚比值、具体到刻蚀顺序的方案。要拿现有技术把它无效掉，你得翻出一篇同样把厚度比、刻蚀步骤讲到这份上的在先文件——不好找。卡得越具体、越贴着真实工艺，无效程序里越站得住。

有了这两件站得住的专利垫底，判赔 1000 万、禁售、撤展，才一环扣一环落了地。（美国那边 2026 年 5 月 ITC 终裁英诺赛科现产品不侵犯英飞凌专利——两边攻守，打的都是这种器件级具体点，不是虚的。）

顺带一个反面对照，就在我们更熟的磁传感器赛道：希磁被多维提了 14 项专利无效、7 项直接被打掉，被打的大多是"磁芯气隙怎么摆、PCB 怎么布、模块怎么拼"这类外围结构方案——容易画图，也就容易被翻出现成文件拼出来，创造性说不清就倒。卡在器件工艺里、具体到数值和步骤的专利扛得住，卡在外围拼装的一攻就碎。

收个尾

英飞凌被摁住，表面看是个专利新闻，扒到底是两件卡在 GaN 器件真难点上的专利：一件在 p-GaN 栅的钝化膜厚度分布上，解"栅极泄漏 vs 2DEG 浓度"这对冤家；一件用场板圆角把电场尖峰抹平、把耐压做上去。都是教科书级的老难题，解法却具体到了膜厚比 0.9～2、干-湿-干三步刻蚀这种量级——正因为具体，才在无效程序里站得住、才摁得住人。

我们做编码器的不做功率管，但这套路是通的：真正难仿、难无效的东西，往往不在"我做了个什么系统"这种大结构上，而在某一层膜的厚度、某一道工艺的顺序这种别人一时看不到、也说不清"顺手就能想到"的地方。

事实与来源
GaN/HEMT 技术背景（宽禁带、击穿场强、2DEG、p-GaN 常关、动态导通电阻、场板、GaN-on-Si）为器件领域公知常识的通俗整理，关键量以数量级表述；两件专利结构、附图标号、厚度比（0.9～2 / 1.1～3.0）、场板圆角与干-湿-干刻蚀，据 Google Patents 公开的 CN117476762B、CN115663025B 权利要求、说明书与附图（附图为专利说明书原图：CN117476762B 图1/图2、CN115663025B 图4）；专利有效性据国家知识产权局无效决定（2025-11-19）与北京知识产权法院一审（2026-04-24）；侵权判决、禁令据苏州中院（2026-05-27）、最高法（2026-06-12）；撤展据 IPRdaily（2026-07-02），为单一信源；ITC 终裁据电子工程专辑等报道；希磁数据据其港股招股材料及 Google Patents 法律事件记录。技术描述为基于公开资料的通俗转述，精确表述以专利与判决原文为准。