电机一转角度就抖？ 电源入口那颗滤噪声的磁珠， 把干扰放大了 9 倍

1电源入口那颗磁珠，在几十千赫还只是一颗小电感，和 10 微法凑成 LC，在 36 千赫附近把干扰放大约 9 倍。

236 千赫撞的是电机 PWM 的低次谐波；漏进角度的那份，约等于“失调占比 × 纹波比例”。

3滤波器不能只问高频衰减多少，还要问能量进来以后由谁耗掉：换成 RC，或者把阻尼明确设计进去。

做编码器的时候，有一类问题最烦。

板子静着的时候什么都正常。

电机不开，角度很干净；电机一转起来，角度上开始冒一些细碎的抖动。你去查磁钢偏心、查 sin/cos、查 ADC、查 SPI 时序、查 PWM 串扰，能查的地方一大堆。

但有一个地方通常排得很靠后：

芯片电源入口那颗本来是拿来“滤噪声”的磁珠。

我这次就是从这里往下算的。

先说清楚问题从哪里来的。

我手边摊着 KTM5800 的公开手册。第 7 页的典型应用很简单：AVDD、DVDD 旁边各放 10 微法和 0.1 微法去耦，然后接电源。

参考电路里没有磁珠。

顺带把它的样子说清楚：一颗米粒大的小元件，两头两个焊盘，没有极性；材料是铁氧体，本事是在高频段把噪声的能量吸掉、变成热。

可真正做板子的时候，有一种改法太常见了。

模拟电源怕脏？

那就在 AVDD 前面串颗磁珠。

数字电源和模拟电源想隔一下？

中间再放颗磁珠。

这颗东西便宜、占地方又小，BOM 里就是一个 FB，工程师看到它通常不会觉得有什么值得讨论的：

高频噪声过不去，直流又基本不掉压，那就放着呗。

我真正想查的就是这一件事：

如果在手册原来的 10 微法前面，多串了这么一颗磁珠，会发生什么？

结果算到 36 千赫附近，我停了一下。

本来是为了滤噪声加进去的东西，居然开始放大噪声了。

PART 01

问题不在 KTM5800，在这颗后来多加的磁珠

先把电路画成最简单的样子。

手册原来的供电是下图 (a)。工程师为了让模拟电源更干净，又补了一颗磁珠，就成了 (b)：

(a) 手册第 7 页的供电接法；(b) 在 AVDD 前多串一颗磁珠 FB₁。C₁ 是手册那颗 10 微法，R_L 代表芯片本身（5 伏、32 毫安，约 156 欧）。

看起来只是多了一个滤波元件。

问题恰恰从这里冒出来。

磁珠不是“任何频率下都在吸噪声”。

很多磁珠到了 MHz 甚至几十 MHz，才真正进入以损耗为主的区域。在几十 kHz，它往往还表现得很像一颗损耗很小的小电感。

所以把这个电路换一种眼光看：

磁珠在几十千赫的等效：一颗约 2 微亨的电感 L₁，串着它自己 50 毫欧的直流电阻 R_S。谐振就发生在 L₁ 和 C₁ 之间，能挡事的只有那 50 毫欧；R_L 分不走谐振电流。

事情马上变了。

你已经不是“加了一颗磁珠”。

你实际上偷偷搭出了一个 LC。

PART 02

我就是在这里算到了 35.6 千赫

假设这颗磁珠在这一段的低频等效电感大约是 2 微亨。

后面的电容是手册上那颗 10 微法。

这两个数放在一起，谐振频率大约就是：

算出来：

36 千赫。

这个数字本身还没什么吓人的。

真正让我停下来的是下一步。

如果这颗磁珠的直流电阻只有 50 毫欧，那么这个 LC 的损耗非常小。

它的特征阻抗大约是：

而串联损耗只有：

两边一除，大约 8.9 倍。

折成分贝，就是：

也就是说，在这个低频等效模型里：

电源线上本来只有 1 毫伏的 36 千赫干扰，到了芯片这一边，可能变成接近 8.9 毫伏。

36 千赫这一份干扰，过磁珠前后

×8.9≈ +19 dB

电源线上1 mV

到了芯片这一边8.9 mV

低频等效模型：L₁ ≈ 2 μH、C₁ = 10 μF、RS = 50 mΩ；峰高 ≈ 0.45 Ω ÷ 0.05 Ω。

这时候这颗磁珠没有在“滤”。

它在帮着振。

把这两个数放进更完整的模型再扫一遍——把负载也算进去——峰值出现在 35.5 千赫、+18.8 分贝，和刚才那个粗算差 0.2 分贝，结论不动。换一档直流电阻大一点的磁珠（0.3 欧），同一个 35.6 千赫位置上只剩约 3.4 分贝；而且阻尼一大，真正的峰会往低频挪：完整网络扫出来在 31.3 千赫、+3.9 分贝。滤波能力一点没变，470 千赫处还是 44.8 分贝——它当低通确实合格，正因为高频那一段好用，这个动作才没人怀疑。

那负载能不能帮忙压住它。把手册那 32 毫安总工作电流全部保守地算到这一路，5 伏下等效负载约 156 欧（实际若这颗磁珠只供其中一路，电流更小、负载更高，这个判断只会更强）。再看这组 LC：2 微亨配 10 微法，谐振时电感与电容各自的电抗都是约 0.45 欧——这是它的特征阻抗，不是回路里的电阻。也就是说，谐振附近这条支路的阻抗尺度只有零点几欧，而负载是 156 欧，高出三百多倍，几乎分不走谐振电流。想靠“负载会帮忙压住”来安慰自己，这条路是不通的。

PART 03

它在给干扰搭一只秋千

这件事用秋千最好理解。

你推秋千，不需要特别大的力。

只要每次都刚好踩在它自己的节奏上，很小的一点力也能越积越高。

LC 也是一样。

电感存一部分能量。

电容存另一部分能量。

两边来回倒。

如果回路里没有一个东西负责把这些能量真正耗掉，它就会一直交换。

所以问题的重点根本不是：

“这个磁珠 100 MHz 有多少欧？”

而是另一个问题：

35 千赫附近，谁负责把能量耗掉？

如果答案只是：

那几十毫欧的直流电阻。

那这个峰就有可能很高。

PART 04

更麻烦的是，编码器旁边真的有几十千赫的东西

如果这个谐振点落在一个非常安静的频段，其实也——没什么人去管它。

可编码器旁边偏偏不安静：伺服驱动里的 PWM 大多落在 8 到 20 千赫。严格讲，36 千赫并没有压在基波上，可它很容易撞上低次谐波：12 千赫的三次谐波是 36 千赫，18 千赫的二次谐波也是 36 千赫。

另一头，Buck 电源轻载时会进 PFM 模式，开关频率从几百千赫掉到几千赫。两支频率不同的敌人，全都往几十千赫这一段挤。

4.7 微亨那一档：谐振 23.2 千赫，峰高 16 分贝（按约 0.1 欧串联损耗估），也在这一带。

10 微亨配 22 微法：谐振 10.7 千赫，按同样的串联损耗估，峰高也是 16 分贝上下。

而这几组在 470 千赫处分别有 52.2 分贝和 65.7 分贝的衰减——那一段本来也没什么人担心。

还有一件更麻烦的事：35.6 千赫不是一个焊死的数字。标着 10 微法的陶瓷电容，在直流偏压下有效容量会明显缩水；磁珠的等效电感也会随直流电流变化。随便举个量级：有效容量掉到 8 微法，谐振点就跑到 39.8 千赫；掉到 6 微法，跑到 45.9 千赫。量产板上的那个峰，是在几十千赫里来回跑的，不会老老实实待在你算出来的那一点上。

想滤掉的，本来就弱；被放大的，正好在用的。 这就是那颗磁珠最不讲道理的地方。

PART 05

这 19 分贝，最后是怎么钻进角度里的

先别急着慌。电源上的纹波要变成角度误差，得穿过两道闸门，而第一道门口就摆着一句著名的说法。

说法是：供电纹波是乘性的，sin 和 cos 共用一个激励，最后一步一除就没了。 这句话只对一半。

对的那一半：乘上去的那一份确实被约掉了。错的那一半在桥自己的失调——四只桥臂不可能做得一样，失调天生就在，而它也跟着激励走。这是桥式传感器的通性，规格表上失调温漂的单位写着 µV/V/°C，分母里那个 V 就是激励。

于是校准在这里会摔一跤。标定时，失调是当成一个常数扣掉的；供电一变，那个“常数”其实跟着变，剩下没扣干净的那一份就漏了出来。它不再是乘在信号上的，而是加在信号上——除不掉了。

这份漏出来的误差有多大：约等于“失调占幅值的比例”乘“纹波比例”。

失调占幅值 12.5%、纹波 1%，两者相乘是 0.00125 弧度，折成电角约 0.072°。

同一个失调，纹波降到 0.2%，约 0.014°。

对照这颗芯片手册上的噪声 0.01°（6σ）——上面第一行的数是它的七倍。

注意乘积出来的是弧度，而且是小误差下的一阶最坏量级：具体到某个转子位置，误差还会随角度变，不是每个角度都固定偏这么多。

第二道闸门在芯片前面：给模拟前端单独供电的那条 LDO。这里更不能只抓规格表上那一个数字。手册首页会把“100 千赫 46 分贝”印成卖点，表格里还会给 1 千赫和 1 兆赫两个点。可同一份手册的曲线画得很清楚：抑制能力随频率、负载、压差、输出电容一路在变，到兆赫附近还在继续往下掉。表格里那句“1 兆赫 52 分贝”，对应的是把输出电容加到一百微法的特别条件；常见的一微法条件，在同一个频率只有三十多分贝。三个表格数字拼不成一条曲线。

所以这笔账要在纹波真正所在的频率上读。这里的干扰是 36 千赫，就查 36 千赫附近——那条曲线上大约 50 分贝，也就是三百多倍；保守一点，按手册那个 46 分贝（200 倍）算也行。

从电源到角度：纹波要穿过两道闸门

1电源纹波

开关电源、电机 PWM 谐波，几十千赫的那一份

▼

2磁珠 + 10 微法 · 第一道闸门

谐振点上先放大 8.9 倍（+19 分贝）——闸门被反向打开

▼

3LDO · 第二道闸门

按干扰所在频率读 PSRR，按比例往下压

▼

4桥 + 前端

桥的失调跟着激励一起走

▼

5角度误差

≈ 失调占比 × 纹波比例

两道闸门一起算，那颗磁珠的账才清楚：LDO 是按比例压，而磁珠在谐振点上先把进来的那一份放大 8.9 倍——放大在前面，后面按比例一起压，净结果还是 8.9 倍。

举个能跟着走的例子。假设轨上 36 千赫那一份纹波是 5 毫伏：

安全不装磁珠

角度误差 ≈ 0.00004°

经 LDO 后剩约 0.025 毫伏，纹波比 0.0005%

淹没在手册噪声里

变大装上那颗磁珠

角度误差 ≈ 0.0003°

同一份变成 44.6 毫伏，经 LDO 后剩 0.22 毫伏

还是很小，但已经是前者的 8.9 倍

超标没有独立 LDO，桥挂开关电源轨

角度误差 ≈ 0.064°

44.6 毫伏对 5 伏是 0.89% 的纹波比，配 12.5% 失调

电角 0.064°、机械角 0.032°——比手册噪声大三倍

所以结论不是“磁珠一装就完蛋”，是三句话：有独立 LDO 轨、且谐振点落在它压得住的那一段，这笔账压得住。桥直接挂开关电源轨、或者原始失调没修小，这笔账就要算。而磁珠做的，是在谐振点上把第一道闸门反向打开。

治法都是现成的：给桥单独一路 LDO（应用电路里本来就有那根引脚）；在模拟侧把原始失调修小，漏出来的残差跟着按比例缩小；数字侧按实时供电扣失调，前提是能同步采到那一路供电。

PART 06

同一个病，在芯片里面还有一版

封装里的电感、芯片上的电容和电阻，合起来也是一个 RLC 网络——一次时钟翻转就能让它振铃。有一组实测：片上去耦电容从 500 皮法一路加到 2000 皮法，衬底振铃的频率一路往下走，峰值始终在 10 到 15 毫伏那一带，一点都不降。原话是“去耦电容只改变噪声波形的频率与形状，不改变噪声能量”。

再往下一版：27 兆赫时钟的三次谐波落在 81 兆赫，封装谐振在 85 兆赫，两个频率贴在一起，电源振铃在两个时钟周期之间来不及衰减，频谱上就多出新的成分。加元件不等于加阻尼——这句话在板上和在片内，是同一个判断。

PART 07

换成 RC，这笔账就干净了

那要滤，还得滤。对几十毫安的小电流模拟电源，直接把 LC 换成电阻加电容的 RC，往往是最容易算清楚的一种办法：没有谐振峰可放大，代价只有一个明摆着的直流压降。

2 欧加 10 微法：拐点约 8 千赫，470 千赫处衰减 35.4 分贝，全程单调下降，没有峰。

代价写在明处：32 毫安下压降 64 毫伏，这是要算进供电预算的。

它不是唯一解。如果压降预算不允许串那 2 欧，也可以保留磁珠，把阻尼明确设计进去：给电容支路串一个阻尼电阻，或者并一条附加的 RC 阻尼支路——后者能保住高频旁路，又不必让供电电流全部从阻尼电阻上流过。

三种不出峰的接法：(a) 直接换成 RC，R₁ 取 2 欧；(b) 保留磁珠，给电容支路串阻尼电阻 R_d；(c) C₁ 照旧直接旁路高频，旁边另并一条 R_d 加 C_d 的阻尼支路。

还有一条容易被忽略的：电容不是越大越好。真实电容带着 ESR 和 ESL，焊盘、走线、过孔的寄生电感也一起算在里面；容量一加大，自谐振频率通常往下走，过了那个点它就不再表现为电容、开始呈感性。真正该看的不是丝印上写“10 微法还是 22 微法”，而是它在目标频段里的实际阻抗曲线——书上给的原话是“不要用比算出来的更大的电容”，说的也是这件事。

PART 08

验收桌上：扫一条曲线，或者算两个数

有网络分析仪，最快的办法是直接扫一遍电源滤波的传递函数，看几十千赫那一段有没有正增益——只要出现一个凸起的峰，这件事就成立了；没有峰，这条判断在你这块板上不成立。

没有设备，就手算两个数然后把结论写进评审记录：一是谐振频率（等效电感乘电容、开方、取倒数），二是问一句“阻尼是谁”。答不出阻尼是谁的滤波器，就有出峰的资格。

说到底，滤波器不能只问“高频能衰减多少”，还要问第二问：能量进来以后，由谁把它耗掉。 只储能、不耗能的元件有资格振；两个储能元件碰在一起、损耗又小，就有资格出峰。看到电感加电容，下一句先别问截止频率——先问阻尼在哪。

最后一句提醒：芯片自己对电源纹波也有一段抑制能力，但那条曲线是带凹陷的，凹陷常常压在开关频率附近——电源滤波和芯片抑制是两笔账，谁也代替不了谁。板级滤波把几十千赫的干扰放大了，指望片内那一段去收拾它，是赌运气。

公开来源 · 可自行复核

·KTM5800 手册：第 7 页典型应用电路（AVDD / DVDD / DVDDL 各配 10 微法与 0.1 微法，无磁珠）、第 8 页电气特性（工作电压 3.0~5.5 伏、工作电流 32 毫安、ABZ 输出电流 2 毫安）。

·《Electronic Noise and Interfering Signals》（Vasilescu）第 9.2.1 节（LC 接高阻负载在截止频率附近出峰、峰高由阻尼决定），第 10 章（LC 在谐振频率上有插入增益），第 12 章（去耦用 RC 优于 LC、电容不要取大）——对应第 310、311、339、407 页。

·《Practical Aspects in Mixed-Signal ICs》（Tim Schmerbeck）讲义：片上去耦 500 皮法加到 2000 皮法、衬底振铃峰值 10~15 毫伏不降；时钟三次谐波贴近封装谐振时出现互调（第 48 页与第 51 页）。

·磁珠的构成与用途（铁氧体材料、贴片外形与无极性、高频段把噪声能量耗散成热、直流几乎不损耗，因此串联在电源线上挡高频而不掉压）与它的阻抗—频率特性（低频呈感性、进入阻性区后才有效耗散、更高频受寄生电容影响），以及直流偏置对磁珠有效电感、陶瓷电容有效容量的影响，都属于磁珠与电容厂商公开资料里的通行说明，本文按公开通识写入，未逐份核原文。

·桥式传感器的失调跟着激励走（规格表上失调温漂的单位是 µV/V/°C，分母里那个 V 就是激励），所以“供电纹波被比值法约掉”只覆盖乘性那一份，漏出来的加性残差约等于“失调占幅值比例 × 纹波比例”折成电角——按模型估算写，公式与数字可复算（12.5% × 1% → 0.072°；12.5% × 0.2% → 0.014°）。

·LDO 那段以 TLV755P 为例（2026-09-27 本机从 ti.com 下载 Rev D 手册、51 页逐页核过）：第 1 页把“46 dB at 100 kHz”印成头条；第 6 页电气特性表给 1 千赫 52 分贝、100 千赫 46 分贝、1 兆赫 52 分贝（三条的测试条件都是压差 1 伏、负载 50 毫安，属典型值）；第 7 页三张 PSRR—频率曲线显示同一颗器件在 1 兆赫上只有三十多到四十多分贝（只有把输出电容加到 100 微法那一条回到 52 分贝附近），而且曲线随负载、输入压差、输出电容明显平移。表格里那三个数拼不成一条曲线——引用 PSRR，必须在干扰真正所在的频率上读曲线。

·本文第二节那个例子的逐步账：轨上 36 千赫那一份 5 毫伏 → 过磁珠 8.9 倍 → 44.6 毫伏；在 36 千赫处按曲线读约 50 分贝（三百多倍）→ 0.14 毫伏，保守取手册的 46 分贝（200 倍）→ 0.22 毫伏，对 5 伏即 0.0045% 的纹波比；不装磁珠的同一份是 0.025 毫伏（0.0005%）；没有独立 LDO 时按 0.89% 纹波比、12.5% 失调算，折出 0.064° 电角、0.032° 机械角。以上每一步都可复算。

·本文数值全部自己复算：低频等效模型按 1/(ω₀·R·C) 给 50 毫欧档 +19.0 分贝、0.3 欧档 +3.5 分贝；含负载的完整复数网络复扫给 35.5 千赫 / +18.8 分贝与 31.3 千赫 / +3.9 分贝；470 千赫衰减 1/|1−ω²LC| 给 44.8 分贝（4.7 微亨档 52.2 分贝、10 微亨配 22 微法档 65.7 分贝）；RC 2 欧加 10 微法按 1/|1+jωRC| 给拐点 8 千赫、470 千赫 35.4 分贝、32 毫安压降 64 毫伏；谐振点随有效容量/电感的移动按同一式子算（10→8 微法：39.8 千赫；→6 微法：45.9 千赫）。

◆ ◆ ◆