从 KTO9512 光编芯片说起：感光区中间那条 PDIFF 到底有什么用？

最近，我们公司老大弄到了一颗昆泰芯的新产品：光学编码器芯片KTO9512。

听网上文章介绍，这颗芯片的目标很明确：对标甚至替代德国iC-Haus 的 iC-PN2612这类高性能光编芯片。

这种芯片，很多人第一眼会看什么？

看分辨率。

看正余弦输出。

看插值能力。

看封装、接口、应用场景。

再专业一点的，会去看它的感光图形是不是够讲究。

这些当然都重要。

但作为一个长期做编码器芯片的人，我拿到这类光编芯片，反而会先盯一个很不起眼的位置：

两块感光区中间那条 PDIFF 接地隔离。

它没有分辨率那么好宣传，也不像专利里的光电检测图形那么漂亮。

但它决定了一件很底层的事：

衬底里那些不该乱跑的电流，到底有没有地方就近回地。

换句话说：

图形决定信号怎么来，PDIFF 决定脏电流往哪走。

网络搜到昆泰芯公开专利CN117664195A 《光电检测单元、光电编码器系统及电机》，讲的是一种光电检测单元：它用于把表征光栅盘位移的扫描光信号转换成电信号，而扫描光信号里会携带谐波分量；该专利的核心思路，是通过定义光电检测单元的几何结构，对谐波分量进行抑制，从而提高信噪比、减少测量误差。

你看专利图里的 151、152、153、154，或者下面一排 155、156、157、158，它们不是简单矩形 PD，而是一组经过几何定义的光电检测单元。

这说明一件事：

在高性能光编芯片里，感光区图形不是“画几个 PD 收光”这么简单，它本身就在参与信号处理。

但今天我想讲的，不是这个专利本身。

我想借 KTO9512 这类优秀光编芯片，讲一个更不起眼、但同样关键的东西：两块感光区中间那条 PDIFF 接地隔离，到底有什么用？

一句话先放前面：

图形决定信号怎么来，PDIFF 决定脏电流往哪走。

1）先看专利图：PD 图形不是面积问题，而是信号问题

很多人看光编芯片的 PD 阵列，会下意识理解成：

“哪里有光，就在哪里放一块光电二极管。”

这个理解太粗了。

在光学编码器里，PD 图形首先要配合光栅周期和运动方向。光栅扫过来以后，光信号不是一个理想正弦，它里面会带谐波、相位偏差、幅值不等、直流分量。前端感光图形如果设计得粗糙，后端算法会非常痛苦。

昆泰芯这件专利的价值就在这里：它不是简单增加感光面积，而是通过光电检测单元的几何结构来抑制扫描光信号中的谐波分量。换句话说，感光区的边沿形状、排列方式、相对位置，本身就是前端滤波的一部分。

所以 KTO9512 这类芯片值得看，是因为它代表了一种比较精细的光编前端思路：

PD 图形不是“接光的铜盆”，而是信号链的第一道滤波器。

但这也带来一个更现实的问题。

图形越精细，越不能让底层衬底电流乱串。

否则你前面辛辛苦苦用几何结构压谐波，后面却被衬底里的脏电流把底噪和串扰抬起来。

这就是 PDIFF 要出场的地方。

2）PDIFF 到底是什么？先把半导体层次讲清楚

在 CMOS 或类 CMOS 工艺里做光电二极管，通常不是在真空里放一个“理想二极管”。它是在一层层半导体结构里做出来的。

你可以先按这个层次理解：

最下面是P-substrate，P 型衬底。

有些工艺上面还会有P-epi，P 型外延层。

感光区常见的是NWELL/P-sub 或 NWELL/P-epi 形成的 PN 结。

表面还有PDIFF、NDIFF、STI、氧化层、金属层这些结构。

如果是接地隔离，PDIFF 会通过接触孔接到 Metal，再接到 GND。

这里最关键的一点是：

衬底和外延层不是绝缘体。

它们是半导体。

只要有光照、高温、反偏电场、少子扩散，就会有载流子在里面运动。

光打到硅里以后，会产生电子-空穴对。靠近耗尽区的载流子会被电场收集，这是我们想要的光电流。但不在耗尽区里的载流子，不会立刻消失，它们可能在衬底或外延层里扩散一段距离，最后被别的结、别的井、别的接地结构收走。

这就是光电阵列里串扰的底层来源之一。

在 CMOS 图像传感器和硅光电二极管阵列研究里，电串扰常被归因于光生载流子在硅中的横向扩散；相邻像素或相邻光电二极管之间的隔离结构、衬底厚度、外延层条件，都会影响这种串扰。比如前照式硅光电二极管阵列研究中，有论文明确把 electrical crosstalk 与光生载流子从受光像素向未受光像素扩散联系起来，并比较了不同 guard ring 结构对串扰的影响。

所以不要把两块感光区之间那条缝看成“空气缝”。

在芯片里，它下面仍然是连续的硅。

你版图上看到的是间距。

载流子看到的是一片可以扩散的半导体。

3）没有 PDIFF 时，隔壁感光区为什么会被“带脏”

假设两块 NWELL 感光区靠得很近，中间只有满足 DRC 的间距，但没有接地 PDIFF。

从几何上看，它们分开了。

但从电气上看，中间那片 P 型衬底区域没有一个强约束的边界条件。

这时候会发生几件事。

第一，光生少子会横向扩散。

光照强的时候，一部分载流子不一定被本地 NWELL 收走，它可能沿着 P-sub 或 P-epi 横向移动。扩散长度和材料、寿命、掺杂、缺陷、温度有关。只要相邻单元足够近，就可能形成电串扰。

第二，反偏 PN 结周边存在耗尽区边缘。

NWELL/P-sub 的 PN 结不是只在垂直方向工作，它的边缘也有电场。边缘区域、曲率、电场集中、STI 附近缺陷，都可能影响漏电和收集路径。

第三，表面和隔离结构会贡献暗电流。

CMOS 图像传感器里有大量研究指出，STI 与有源区界面、氧化层/硅界面缺陷、结边缘缺陷，都是暗电流的重要来源。比如有论文提出用 P-well 包围光电二极管，目的就是把 STI 区域与光电二极管结隔开；测试中该结构把暗电流降到传统结构大约一半。

第四，阵列会把这个问题复制很多次。

一颗 PD 的边缘问题，可能只是局部偏差。

一排 PD 的边界都类似，问题就会变成系统性底噪、offset、幅值不等或奇怪谐波。

这也是为什么 PD 阵列里的 PDIFF 不能只按“占不占面积”来判断。

它不是为了好看。

它是在给衬底里的载流子设置一个“最近的出口”。

4）PDIFF 接地后，半导体里到底发生了什么变化？

PDIFF 如果接到 GND，它就不是一条普通扩散区。

它变成了一个P+ substrate contact / guard ring / guard stripe类型的结构。

它至少做了三件事。

第一，给 P-sub/P-epi 提供局部低阻参考

P 型衬底如果只在远处接地，那么局部衬底电位可能会受到光生电流、漏电流、邻近结电流影响。

PDIFF 接地以后，相当于在两块感光区中间插了一个局部衬底接触。

这会降低局部衬底电阻带来的电位漂移，让这片区域更接近 GND。

这件事对模拟前端很重要。

因为 PD 的暗电流和结电容都和偏置、电场、耗尽区有关。衬底电位如果被光生电流拖动，表面看起来可能就是底噪变脏、offset 漂、相邻通道相关性增强。

第二，收集横向扩散过来的载流子

接地 PDIFF 本质上是一个就近收集端。

一些本来可能扩散到隔壁 NWELL 的载流子，会被中间的 PDIFF/衬底接触路径收走。

这就是“排水沟”的物理含义。

不是说它把所有串扰都消灭，而是它改变了载流子的竞争收集关系：

没有 PDIFF：

载流子可能在两个 NWELL 之间乱跑，最后被隔壁感光结收走。

有接地 PDIFF：

中间多了一个更近的、接地的收集/钳位路径，很多脏电流先被拉走。

类似结论在光电二极管阵列研究里并不少见。有 PIN 光电二极管阵列的仿真与分析结果显示，带 guard ring 的阵列相比无 guard ring 结构暗电流更好，电串扰约为无 guard ring 阵列的五分之一。()

第三，改变 PN 结边缘电场和表面漏电路径

很多暗电流不是从“理想结面积”均匀产生的，而是从边缘、界面、缺陷、STI 附近冒出来的。

PDIFF 或 P-well 类隔离结构的作用之一，就是把高场区域、STI 缺陷区、光电结边缘的耦合关系改掉。

这也是为什么很多低暗电流像素设计不是只改电路，而是改光电二极管周边布局。

例如，有低暗电流 CMOS 图像传感器像素论文用 P-well 包围 photodiode junction，把 STI 区域与光电二极管结隔开，在不改工艺的情况下通过布局降低暗电流。

这跟我们说的 PDIFF 接地隔离不是完全同一个结构，但底层思想一致：

不要让光电结边缘、隔离缺陷、衬底电流自由耦合。

5）DRC 通过，为什么还可能不是一个好边界？

这点在一线最容易踩坑。

假设两块 NWELL 间距是 3.1 μm，工艺规则要求最小 3.0 μm。

DRC 当然可以通过。

但 DRC 的语义是：

你没有违反最小几何间距。

它没有回答：

这 3.1 μm 中间有没有 PDIFF？

PDIFF 有没有接触孔？

接触孔是不是足够密？

PDIFF 接到的 GND 是干净地，还是绕了很远？

这条隔离在整排 PD 阵列里是不是连续？

它在高温强光下还能不能稳定钳住局部衬底电位？

所以在 PD 阵列里，3.1 μm 的缝有两种完全不同的含义。

一种是“空缝”。

它只是几何上隔开了两个 NWELL。

另一种是“接地隔离缝”。

它在电气上给衬底电流提供了回地口。

这两种结构在版图缩略图上可能都像一条缝，但在载流子眼里不是一回事。

DRC 看的是图形有没有越线，暗电流看的是载流子有没有地方走。

6）为什么高温、强光下更容易看出 PDIFF 的价值？

PDIFF 的作用，在温和条件下可能不显眼。

但高温、强光一上来，它的价值会被放大。

原因很简单。

高温会增加热产生载流子，也会放大结漏电、界面态相关漏电和某些缺陷路径。暗电流本身就是温度敏感项。

强光会带来更多光生载流子。

如果感光区之间的衬底隔离不干净，横向扩散和邻近收集就更明显。

阵列重复结构会进一步放大问题。

一个边界脏，可能只是局部。

一圈边界都按同样方式设计，后端看到的就是系统性脏。

所以很多时候你看到的不是“随机坏点”，而是：

暗电流分布整体抬高。

底噪相关性增强。

某些相位通道偏得很规律。

强光下正余弦不再干净。

温度升高以后 offset、幅值、谐波一起变难看。

这时候不要第一反应就怪算法。

算法只是最后背锅的。

真正的问题可能在最底层：

衬底里的电流没有被好好安排。

7）再回到 KTO9512：为什么它是一个好例子，而不是“问题芯片”

KTO9512 是一个适合拿来说明“优秀光编芯片前端设计很讲究”的例子。

它的价值在于：

我们可以从它这类芯片理解，光编前端不是简单 PD 阵列，而是光学图形、半导体器件、模拟前端和后端插值共同构成的系统。

昆泰芯专利图里那些异形光电检测单元，说明“有用信号怎么来”这件事已经被认真设计了。

而 PDIFF 接地隔离，回答的是另一个同样重要的问题：

无用电流往哪走。

这两个问题，任何一个没想清楚，都会影响最后的正余弦质量。

图形没做好，谐波会多。

PDIFF 没做好，底噪和串扰会脏。

接地没做好，衬底电位会漂。

边界没做好，阵列一致性会变差。

所以看 KTO9512 这类优秀芯片，不应该只看“专利图漂不漂亮”。

还要看那些不容易被宣传出来的东西：

PDIFF 怎么放。

Guard ring 怎么接。

衬底接触够不够密。

P-sub/P-epi 的回流路径是否短。

感光区边缘有没有避开高缺陷、高电场区域。

阵列边界条件是否一致。

这才是光编芯片真正的工程味。

8）半导体各层之间的作用，可以这样理解

为了让读者看懂，你可以在文中加一个“层次解释”。

从上到下看：

金属层：负责把 PDIFF、PD、读出电路接到对应电位。PDIFF 如果没有可靠金属地，作用会打折。

接触孔 CONT：负责把扩散区接到金属。接触孔太少，局部电阻就大，接地隔离不够硬。

PDIFF/P+ 区：这是接地隔离的实体。它不是绝缘墙，而是一个低阻 P 型接触，把局部衬底钳到 GND。

NWELL 感光区：与 P-sub/P-epi 构成 PN 结，是光电流被收集的核心区域。

P-epi/P-sub：这是载流子会扩散的地方。它不是“背景材料”，而是串扰、暗电流、衬底耦合的主要舞台。

STI/氧化层界面：它带来隔离，也可能带来缺陷和暗电流源。很多低暗电流像素设计都在想办法让光电结远离 STI 高缺陷区域。()

这几层合在一起，才是一个真实的光电二极管。

所以 PDIFF 的作用不是单点的。

它同时牵涉：

衬底电位。

横向扩散。

结边缘电场。

表面/隔离缺陷。

相邻 PD 串扰。

阵列一致性。

把这些讲清楚，文章的技术深度就够了。

9）可以放一个更硬的工程判断

以后看这类光编 PD 阵列，我一般会问六个问题：

• 第一，感光区之间有没有接地 PDIFF，而不是只满足 NWELL 间距？

• 第二，PDIFF 是连续的，还是被版图缝隙、走线、接触孔限制打断？

• 第三，PDIFF 的接触孔密度够不够，Metal1 到 GND 的路径够不够短？

• 第四，PDIFF 和 NWELL 的距离，是只卡最小规则，还是考虑了边缘电场和工艺偏差？

• 第五，高温遮光下，暗电流分布是随机散点，还是跟阵列边界有规律相关？

• 第六，强光下，相邻通道是否出现相关性增强、底噪变脏、奇次/高次谐波抬头？

这六问比单看 DRC 有用。

因为 DRC 只能告诉你“这张版图能不能送厂”。

但这六问是在问：

这张版图在真实光、电、热条件下能不能保持干净。

10）结尾：PDIFF 不是版图装饰，是载流子的交通规则

最后回到那句话：

图形决定信号怎么来，PDIFF 决定脏电流往哪走。

KTO9512 这类优秀光编芯片让我们看到，前端感光图形可以做得很讲究：边沿、相位、排列、谐波抑制，都可以成为信号处理的一部分。

但芯片不是只活在专利图里。

芯片还活在硅里面。

光打进硅以后，载流子不会按 PPT 走。

它会按电场、浓度梯度、扩散长度、缺陷、温度和边界条件走。

所以两块感光区中间那条 PDIFF，不是可有可无的版图填充。

它是在给载流子立规矩。

没有它，衬底电流可能乱跑。

接得不好，它可能只是摆设。

接得足够近、足够密、足够低阻，它才是一条真正的排水沟。

光编芯片真正的功夫，往往就藏在这种地方：

专利图里看得见的是漂亮图形。

量产里撑得住的是干净边界。

有用信号要设计。

脏电流也要安排。

这才是 PDIFF 在光编 PD 阵列里的意义。