同一颗CSP芯片，为什么要测三次

在芯片测试的日常里，有句话几乎没人质疑过：CP 过了，就是好 die。这在传统封装流程里基本成立。晶圆测完，良率落到 map 上，切割、封装、终测，一路走下去。

但 CSP 改变了这个前提：但当封装换成 CSP（芯片级封装），这句话就站不住了。同一颗 die 要过三道完全不同的关卡：晶圆 CP 扎 PAD、载片键合后翻面扎球、还有切割后的六面检。三道关卡的拦截对象几乎不重叠，任何一道单独通过，都不足以说明这颗芯片本身是好的。

更麻烦的是，这三道关卡的数据最后必须做一次交集，才能定义出真正可以出货的那颗 die。测试研讨社最近梳理的一份 CSP 可制造性评估里，这套逻辑写得很直白。

第一关：CP 扎 PAD，拦的是电性

先说最常规的一关。晶圆还没切割时，测试机用探针扎在 PAD 上，逐颗测电性能。这一关拦的是芯片本身的电性问题：功能是否正常、参数是否在规格内、存储器是否可读写。

在 CSP 流程里，CP 承担的工作比传统流程更重。原因是 CSP 没有引脚：它不是把裸 die 放进壳子，而是把 die 直接贴到载片上、翻面、在背面植球。载片键合胶、玻璃载片、薄硅片和焊球叠成一个复合体，测试必须在翻面状态下扎球完成。

风险统计：测试研讨社在这份评估里把这条路径定义为三温三道 CP：85 摄氏度、常温、零下 40 摄氏度，每个温度点都要跑一遍完整测试。风险统计结果是高风险 7 项、中风险 10 项、低风险 2 项，另有 7 项被列为量产放行 Gate。

温度为什么要拆成三段？热和冷会把同一类缺陷放大成不同形态。零下 40 摄氏度对临时键合胶是硬考验。这种胶通常只有高温制程验证数据，没有冷热循环数据，脆化、分层、边缘脱键的风险都存在。而 85 摄氏度那侧，焊料变软，同一颗球被扎三次之后的形变累积，又成了另一个问题。

这一关拦得很干净，但它拦不到后段。CP 通过，只说明这颗 die 在载片扎球状态下，电性本身没问题。

第二关：载片键合后扎球，拦的是封装引入的问题

这一关发生在载片键合之后，但晶圆还没有切割。die 贴到玻璃载片上、翻面、在背面植球位置扎针测试。整片晶圆作为一个复合体被测，测的不是散落的单颗。

理由很直接：球共面度、翘曲、键合胶状态这些问题，在 CP 阶段只有部分能暴露，键合加翻面之后才真正变成产品形态。

测试研讨社在评估里点了两个具体点。一个是探痕累积：同一颗焊球在三个温度点被连续扎三次，85 摄氏度下焊料软、零下 40 摄氏度下焊料硬，三次 touchdown 之后球面是什么状态、球高还剩多少，业界没有现成数据，需要专门做 DOE。第二个是探卡选型。探卡平面度规格必须小于球共面度，否则针尖压下去，受力不均，接触电阻跟着漂。

还有一个容易被忽略的细节：三温的 OD 值和接触力窗口必须每个温度点单独标定，不能三个温度共用一组 OD。同样的针压，在软焊料和硬焊料上形变完全不同。

换句话说，CP 拦电性，载片键合后扎球拦封装。这两关的拦截清单，几乎不重叠。

第三关：切割后的六面检，拦的是外观与尺寸

切割之后，die 脱离晶圆，六面检是最后一道。它看的不是电性，是几何，六个面分别判定尺寸、外观、有无缺陷。听起来最简单，但它承担了一个前面两关都承担不了的角色。

具体说：探痕超规的球，电性测试发现不了。一颗球被扎出超出客户外观规范的凹坑，电气性能可能完全正常；反过来，一颗外观完好的球，里面可能已经分层了。

接住第二关：所以评估里专门加了一条：六面检的底面判定要加入探痕深度和面积规则。这条规则的唯一作用，就是把第二关遗留的问题接住。

三关各管一段，真正能出货的 die，是三道关卡的交集。对照起来看，拦截边界就很清楚了：

交集：为什么必须等三关都过

测试研讨社的评估里写得很直接：最终 good 等于三道 CP 与六面检的交集。三关的数据必须合并成 map，并做到 die 级追溯。

为什么不能只看 CP？因为 CP 通过率最高的那一批，里面仍然混着外观超规的球和封装应力异常的球。如果按 CP 结果直接切割出货，这些 die 会在客户手里出问题。

为什么不能提前交？切割是不可逆的。切下去的 die 没法再拼回晶圆，也就没法回到前面的关卡复测。评估里反复强调那笔账：若把全部温度的拦截都放在晶圆级做，一颗 die 只要有一道低温 fail，整片的切割成本就白花了。

方案 A 与方案 B：方案 A 三道全在晶圆级，坏 die 在切割前被拦下，切割不浪费；代价是载片复合体要过零下 40 摄氏度，同一颗球扎三次，探痕裕量压到最紧。方案 B 把低温那道移到切割之后，载片不过低温，球只扎两次，裕量显著改善；代价是低温 fail 的损失从切割前变成切割后。评估里推荐优先评估方案 B，理由是单颗 WLCSP 过零下 40 摄氏度 socket 已经是成熟工艺，而载片过低温加第三次扎球，恰恰是风险最高的那个组合。

数据链是交集能成立的前提：inkless pick 加 device ID 贯穿，让每颗 die 从 CP 到切割到六面检都有唯一身份。三道 map 还有个坐标镜像问题：背面物理坐标和设计正面坐标的对应关系必须统一规范，否则合并出来的 map 会整体错位。

还有一笔成本必须算清楚：三道全晶圆通过加上温度 soak，测试成本大约是单温的三倍以上。这不是靠优化测试程序能抹掉的数字，它直接决定了方案选择时哪一边值得付。

一颗 die 的出厂判决

封装测试一线每天都在回答同一个问题：这颗 die 能不能出。

在传统流程里，答案往往在 CP 那一刻就定了。CSP 改变了这个结构，答案要等三关走完、数据合并之后才成立。

测试研讨社把这件事讲得很朴素：CP 过了，不等于好 die。好 die 是三道 CP 与六面检的交集。这交集看起来只是一个逻辑表达式，落到执行上，它意味着 map 合并规范、坐标镜像定义、device ID 贯穿链路、探痕外观规则，以及一套在切割不可逆前提下做成本取舍的判断。

这些活儿没有一件是电学工程师在实验室里顺手能做完的，但每一件都决定一颗 die 能不能出现在客户手里。

信源溯源（均可在公开资料溯源）：

• 测试研讨社 · 《TSV + CSP 植球后三温 CP 可制造性评估》V1.0，2026-07-08（内部可制造性评估报告，20 项风险要点、7 项放行 Gate、方案 A/B 对照）
• 测试研讨社 · 晶圆 Map 格式与转换规范（三道 map 合并与坐标镜像定义依据）
• 测试研讨社 · 测试数据与 WaferMap 文件格式（inkless pick 与 device ID 追溯依据）
• 测试研讨社 · TSV 测试的评估（载片键合、翻面与背面扎球工艺前提）
• 芯片级封装（CSP/WLCSP）通用工艺资料：三温 CP 与六面检工序定义