ADC把模拟电压转换为数字采样值。在正余弦编码器中，后续电路根据采样信号恢复相位；模拟前端、参考源、通道匹配与采样时刻都会参与这条测量链。
位数之外还要核对什么
标称位数不等于有效分辨率，吞吐率也不等于整条角度链的响应速度。两路采样是否同步、输入是否充分建立、平均或滤波引入多少时间，都应结合设计条件分析。
从采样误差看到角度误差
对理想正余弦信号x=Acosφ、y=Asinφ，小采样扰动的一阶近似为δφ≈(xδy−yδx)/(x²+y²)。这里φ是信号相位、单位为弧度，未必就是整圈机械角。这个式子说明：同样大小的电压扰动，在不同信号幅度下对应的相位扰动不同。
平均N个独立等方差噪声样本，标准差降为原来的1/√N；存在相关性或漂移时不直接适用。对于均匀采样、等权N点滑动平均，线性相位群延迟为(N−1)/(2fs)。降噪与时间代价应一起列入设计。